¾ÆÀÌÅõÀÚ°¡ °ú°Å¿¡ ¿î¿µÇß´ø À¯·á ÅõÀÚŬ·´ÀÔ´Ï´Ù. Áö±ÝÀº Á¾·áÇßÁö¸¸, ÅõÀÚ ÄÜÅÙÃ÷·Î¼ À¯¿ë¼ºÀÌ ÀÖ¾î ¿¾îµÓ´Ï´Ù.
¸¹Àº µµ¿ò ¹ÞÀ¸½Ã±æ ¹Ù¶ø´Ï´Ù.
ÅõÀÚ´ë°¡ÀÇ Ã¶Çаú °ËÁõµÈ ÅõÀÚ¹æ¹ýÀ» °è¶ûÈÇØ ´ë°¡°¡ °ü½ÉÀ» °¡Áú¸¸ÇÑ
»óÀå±â¾÷ ÀüüÀÇ ÅõÀڸŷµµ ¼øÀ§¸¦ Á¦°øÇÕ´Ï´Ù.
9,800¿ø
¡ã60¡ã0.62%
04/25 09:24 ÇöÀç
¸ÅÄ¿½º | |||
---|---|---|---|
1.3 | |||
246% | |||
67.6% | |||
1,440% | |||
1,264¾ï |
Ç׸ñ | 2022.9 | 2021.12 | 2020.12 |
---|---|---|---|
¸ÅÃâ¾× | 1,391 | 1,285 | 802 |
¿µ¾÷ÀÌÀÍ | 262 | 204 | 93 |
¿µ¾÷ÀÌÀÍ·ü | 18.8% | 15.9% | 11.6% |
¼øÀÌÀÍ | 170 | 250 | 80 |
¼øÀÌÀÍ·ü | 12.2% | 19.5% | 10% |
±â¾÷°³¿ä | ºñ¸Þ¸ð¸® ¹ÝµµÃ¼ PLD(Programmable Logic Device) ¼Ö·ç¼Ç ¾÷ü |
---|---|
»ç¾÷ȯ°æ | ¢¹ ¹ÝµµÃ¼ ¼³°è´Â º¹ÀâÇØÁö´Â ¹Ý¸é Á¦Ç° ¼ö¸íÀº ´ÜÃàµÇ°í ÀÖ¾î PLD ¹ÝµµÃ¼ ¼ö¿ä´Â Áõ°¡ÇÒ °ÍÀ¸·Î Àü¸Á ¢¹ PLD ¹ÝµµÃ¼ ÀÏÁ¾ÀÎ FPGA´Â ½Ã½ºÅÛÀÇ ¸ÞÀÎÇÁ·Î¼¼¼·Î È°¿ëµÇ´Â Ãß¼¼ |
°æ±âº¯µ¿ | ¢¹ IT»ê¾÷ °æ±âµ¿Çâ°ú ¹ÝµµÃ¼»ê¾÷ °æ±â¿¡ ¿µÇâÀ» ¹ÞÀ½ |
ÁÖ¿äÁ¦Ç° | ºñ¸Þ¸ð¸® ¹ÝµµÃ¼ µî 94.51% ½ºÅ丮Áö µî 3.96% ¿µ¾÷¼öÀÍ 1.17% ±âŸ 0.35% ¸ÅÄ¿½º(±âŸ) 0.02% * ¼öÄ¡´Â ¸ÅÃâ ºñÁß |
¿øÀç·á | ¢¹ FPGA ¹ÝµµÃ¼, ¾Æ³¯·Î±× ¹ÝµµÃ¼ µî * °ýÈ£ ¾ÈÀº ¸ÅÀÔ ºñÁß |
½ÇÀûº¯¼ö | ¢¹ ÀÚÀϸµ½º(Xilinx)»çÀÇ PLD Á¦Ç° ÀÎÁöµµ »ó½Â½Ã ¼öÇý ¢¹ ITÁ¦Ç° °³¹ß Áֱ⠴ÜÃà½Ã ¼öÇý |
¸®½ºÅ© | À繫°ÇÀü¼º ¡Ú¡Ú¡Ú¡Ú - ºÎäºñÀ² 181.96% - À¯µ¿ºñÀ² 150.12% - ´çÁºñÀ² 39.17% - ÀÌÀÚº¸»ó¹èÀ² 8,602.90% - ÀÚº»À¯º¸À² 1,103.95% |
½Å±Ô»ç¾÷ | ¢¹ ÁøÇà ÁßÀÎ ½Å±Ô»ç¾÷ ¾øÀ½ |
ÁÖ¼Ò :
¼¿ï½Ã ¿µµîÆ÷±¸ ¼±À¯·Î9±æ 10, ¹®·¡ SK V1¼¾ÅÍ 1001È£ (¿ì 07281)
CS¹®ÀÇ
cs@itooza.com